

1. [1.0] Por que a técnica de pipeline é mais eficiente em processadores RISC do que processadores CISC (por exemplo ISA x86)?

2. [1.0] Considere o programa em linguagem assembly do LEGv8 descrito abaixo. Os registradores X4 e X5 possuem endereços de dois arrays. Considere uma implementação em pipeline de 5 estágios conforme apresentada no livro texto. Os conflitos de dados e controle devem ser resolvidos com a inserção de NOPs. Calcule o tempo de execução (em ciclos de relógio) e o CPI do programa para a implementação em pipeline. Justifique sua resposta.

```
                ADDI X7, XZR, #128
                ASR X7, X7, #1 - shift para direita aritmético
Loop1:          CBZ X7, Fim_loop
                LDUR X10, [X4, #0]
                ASR X10, X10, #1
                LDUR X11, [X5, #0]
                SUB X12, X10, X11
                LDUR X13, [X4, #8]
                ADD X12, X12, X13
                STUR X12, [X5, #0]
                ADDI X5, X5, #8
                ADDI X4, X4, #8
                ADDI X7, X7, #-1
                B Loop1
Fim_loop:
```

3. [1.5] Uma nova versão do pipeline foi implementada, na qual os conflitos de dados são resolvidos com unidade de adiantamento e unidade de detecção de conflito. Nesta implementação o desvio passou a ser resolvido no estágio ID. Calcule o novo tempo de execução e o CPI para esta implementação otimizada do pipeline. Qual o speed-up obtido em relação à questão anterior? Justifique sua resposta.

4. [1.0] O pipeline da questão anterior foi modificado e agora possui previsão dinâmica de desvio (previsor de 2 bits). Qual o novo CPI se o estado inicial do previsor igual a (00)? Justifique sua resposta.

5. [1.0] Como funciona o mecanismo de previsão dinâmica de dois bits e como os retardos devido aos desvios são reduzidos a zero?

6. [1.0] O pipeline da questão 4 foi implementado como um superescalar com two-issue estático, que permite executar instruções aritméticas/shift e loads em paralelo, bem como desvio e store. Calcule o novo CPI para o programa da questão 2 para o processador com despacho múltiplo two-issue estático. Compare com o CPI da questão 3, justificando os valores obtidos.

8. [1.0] Qual a função das estações reservas (Reservation Station) nos processadores com escalonamento dinâmico?

7. [1,5] Para a implementação superescalar da questão anterior, use a técnica de desenrolar loop no programa, qual o novo CPI obtido? Houve melhora no desempenho? Justifique sua resposta.

9. [1.0] Qual a função do “reorder-buffer” em processadores com execução especulativa dinâmica?